


# Processeurs SLC 500<sup>TM</sup> sur châssis

(Références 1747-L511, -L514, -L524, -L531, -L532, -L541, -L542, -L543, -L551, -L552, -L553)

Fiche technique



La gamme de produits SLC 500 vous permet de construire le système de commande adapté à vos besoins. Nous vous proposons quatre tailles de châssis, cinq alimentations, onze processeurs et une grande variété de modules d'E/S. Nous vous offrons également des options de communication, de programmation et d'interface opérateur.

La famille des automates programmables SLC 500 s'est agrandie pour répondre aux exigences d'une plus grande gamme d'applications. Des applications d'emballage rapide et de manutention aux applications de commande de procédé évoluées, Allen-Bradley vous fournit un processeur adapté à vos besoins.

Les processeurs SLC 5/03<sup>TM</sup>, SLC 5/04<sup>TM</sup> et SLC 5/05<sup>TM</sup> présentent des caractéristiques qui ne figuraient que sur les PLC de haut niveau. Les processeurs SLC 500 fournissent une large gamme d'options de communication, dont DH-485, RS-232, DH+<sup>TM</sup> et Ethernet<sup>TM</sup>. La prise en charge d'un plus grand nombre d'instructions ASCII, à virgule flottante et l'adressage indirect vous permettent d'étendre les capacités de votre application.

## Caractéristiques et avantages

**Prend en charge différentes tailles de mémoire utilisateur de 1 à 64 K.** Grâce à leur large gamme de mémoire utilisateur, vous pouvez utiliser les processeurs SLC 500 dans tout un ensemble d'applications.

**Prend en charge toute une variété de modules d'entrées et de sorties.** Le système d'E/S modulaires 1746 propose plus de 60 types de modules, vous permettant de personnaliser votre solution de commande en fonction des besoins de votre application.

**Prend en charge les configurations d'E/S de 3 châssis maximum (30 emplacements d'E/S locales).** Vous offre la possibilité d'augmenter le nombre d'E/S en fonction de vos besoins.

**Prend en charge les communications RIO et DeviceNet.** Les processeurs SLC 5/02 et supérieurs prennent en charge jusqu'à 4096 entrées TOR et 4096 sorties TOR qui peuvent être une combinaison d'E/S locales ou décentralisées et d'E/S sur DeviceNet.

**Offre un meilleur rendement.** Les processeurs modulaires SLC 500 possèdent de meilleurs temps de fonctionnement, fournissant une réponse rapide dans les applications grande vitesse.

**Prend en charge les communications Ethernet.** Les processeurs SLC 5/05 prennent en charge des communications Ethernet à 10 Mb/s et utilisent le protocole TCP/IP. La voie Ethernet 10Base-T fournit une connexion peu coûteuse vers votre réseau Ethernet.

**Prend en charge les communications Data Highway Plus™ (DH+).** Le processeur SLC 5/04 assure les communications et une intégration totale dans le grand réseau de PLC-5® Allen-Bradley.

**Prend en charge les communications DH-485.** Les communications via le réseau DH-485 sont disponibles dans tous les processeurs que nous livrons, ce qui réduit le coût de communication des processeurs.

**Fournit une deuxième voie de communication RS-232 pour les processeurs SLC 5/03, SLC 5/04 et SLC 5/05.** Ceci vous permet :

- d'appeler automatiquement pour effectuer la surveillance et la programmation à distance
- de mettre en réseau par modems des applications RTU maître/esclave SCADA
- d'effectuer une autre connexion pour l'interface opérateur et libérer ainsi le réseau d'égal à égal
- d'établir des communications directes avec des dispositifs ASCII tels que les décodeurs de codes à barres et les imprimantes série via un jeu complet d'instructions à relais ASCII qui simplifient la programmation.

**Fournit une protection des programmes configurable par l'utilisateur.** La large gamme de fonctions de protection vous permet de protéger les données utilisateur et les fichiers programme de tout changement.

**Prend en charge de nombreux produits tiers grâce au programme Encompass d'Allen-Bradley.** Le programme Encompass fournit l'accès aux produits et services qui accroissent les capacités de votre application.

<b>Au sommaire</b>	<b>page</b>
Caractéristiques et avantages	2
Présentation des processeurs	3
Rendement du système	7
Sous-programmes d'interruption	8
Options de communication	9
Options de protection du système	12
Utilisation des E/S	13
Instructions de programmation	14
Adressage indirect	22
Spécifications	25
Assistance technique Allen-Bradley	28

## Présentation des processeurs

La gamme des processeurs SLC 500 est composée de cinq types de processeurs sur châssis.



### Processeurs SLC 5/01™ (Réf. 1747-L511 ou 1747-L514)

Le processeur SLC 5/01 possède le jeu d'instructions de l'automate SLC 500 version bloc dans une configuration matérielle modulaire. Caractéristiques du processeur SLC 5/01 :

- Deux tailles de mémoire programme – 1 ou 4 K d'instructions
- Commande jusqu'à 3840 points d'entrée et de sortie
- Important jeu d'instructions de programmation en logique à relais
- Sous-programmes
- Une voie de communication DH-485 (communication d'égal à égal en mode réponse uniquement)
- Sauvegarde par condensateur pour le -L511 ; sauvegarde par pile pour le -L514



### Processeur SLC 5/02™ (Réf. 1747-L524)

Le processeur SLC 5/02 possède de nouvelles instructions, des diagnostics évolués, un débit élevé et des options de communication d'égal à égal complémentaires par rapport au processeur SLC 5/01. Caractéristiques du processeur SLC 5/02 :

- Taille de mémoire programme de 4 K d'instructions
- Commande jusqu'à 4096 points d'entrée et de sortie
- PID – utilisé pour effectuer le contrôle de procédé en boucle fermée
- Adressage indexé
- Capacités d'interruption
- Sous-programmes utilisateur de gestion des défauts
- Capacité de traitement de fonctions mathématiques 32 bits signés
- Voie de communication DH-485 intégrée (initialisation de communication d'égal à égal)
- RAM sauvegardée par pile

## Processeurs SLC 5/03 (Réf. 1747-L531 et 1747-L532)



Le processeur SLC 5/03 augmente sensiblement les performances avec un temps système de 1 ms pour un programme utilisateur type de 1 K. Les applications telles que l'emballage rapide, le tri et la manutention sont maintenant abordables. Grâce à l'ajout de l'édition en ligne, le processeur SLC 5/03 constitue une solution pour vos applications de procédé en continu. Une voie RS-232 intégrée vous offre la possibilité de vous connecter à des dispositifs externes intelligents sans utiliser de modules supplémentaires.

Caractéristiques du processeur SLC 5/03 :

- Taille de mémoire programme de 8 ou 16 K
- Commande jusqu'à 4096 points d'entrée et de sortie
- Programmation en ligne (inclut l'édition runtime)
- Voie DH-485 intégrée
- Voie RS-232 intégrée, prenant en charge :
  - Le DF1 Full-Duplex pour les communications point à point ; les connexions décentralisées via modem ou les connexions directes pour les dispositifs de programmation ou d'interface opérateur. (Utilisez un câble 1747-CP3 pour la connexion directe.)
  - Le DF1 Half-Duplex maître/esclave pour les communications de type SCADA (point-à-multipoint)
  - Le DH-485 (Sert de deuxième voie DH-485. Utilisez un module 1761-NET-AIC avec un câble 1747-CP3 pour vous connecter au réseau DH-485.)
  - Les E/S ASCII pour la connexion aux autres dispositifs ASCII, tels que les lecteurs de codes à barres, les imprimantes série ou les balances
- "Passthrough" RIO
- Horloge/calendrier intégré
- Interruption temporisée programable de 2 ms (STI)
- Interruption d'entrée TOR de 0,50 ms (DII)
- Fonctions mathématiques évoluées – Instructions trigonométriques, PID, exponentielles, à virgule flottante et instructions de calcul
- Adressage indirect
- La PROM flash assure les mises à niveau du firmware sans changement physique d'EPROM
- Module mémoire EPROM flash disponible en option
- Commutateur – RUN, REM, PROG (effacement des défauts)
- RAM sauvegardée par pile

## Processeurs SLC 5/04 (Réf. 1747-L541, -L542 ou -L543)



Le processeur SLC 5/04 possède les fonctionnalités du processeur SLC 5/03 auxquelles s'ajoutent les communications DH+. Ces communications sont de trois à douze fois plus rapides que les communications DH-485, vous offrant ainsi de meilleures performances. En outre, le processeur SLC 5/04 fonctionne environ 15 % plus vite que le processeur SLC 5/03. Caractéristiques du processeur SLC 5/04 :

- Tailles de mémoire programme de 16, 32 ou 64 K
- Performances élevées – 0,90 ms/K type
- Commande jusqu'à 4096 points d'entrée et de sortie
- Programmation en ligne (inclut l'édition runtime)
- Voie DH+ intégrée, prenant en charge :
  - Les communications rapides (57,6K, 115,2 et 230,4 Kbauds)
  - Les capacités de messagerie avec les processeurs SLC 500, PLC-2<sup>®</sup>, PLC-5<sup>®</sup> et PLC-5/250
- Voie RS-232 intégrée, prenant en charge :
  - Le DF1 Full-Duplex pour les communications point à point ; les connexions décentralisées via modem ou les connexions directes pour les dispositifs de programmation ou d'interface opérateur. (Utilisez un câble 1747-CP3 pour la connexion directe.)
  - Le DF1 Half-Duplex maître/esclave pour les communications de type SCADA (point-à-multipoint)
  - Le DH-485 (Utilisez un module 1761-NET-AIC avec un câble 1747-CP3 pour vous connecter au réseau DH-485.)
  - Les E/S ASCII pour la connexion aux autres dispositifs ASCII, tels que les lecteurs de codes à barres, les imprimantes série ou les balances
- Capacités de "passthrough" voie à voie (DH+ vers DH-485) vers les interfaces opérateur
- "Passthrough" voie à voie (DF1 Full-Duplex vers DH+) (OS401 et ultérieur uniquement)
- "Passthrough" RIO
- Horloge/calendrier intégré
- Interruption temporisée programmable de 1 ms (STI)
- Interruption d'entrée TOR de 0,50 ms (DII)
- Fonctions mathématiques évoluées – Instructions trigonométriques, PID, exponentielles, à virgule flottante et instructions de calcul
- Adressage indirect
- La PROM flash assure les mises à niveau du firmware sans changement physique d'EPROM
- Module mémoire EPROM flash disponible en option
- Commutateur – RUN, REM, PROG (effacement des défauts)
- RAM sauvegardée par pile

AB Parts

## Processeurs SLC 5/05 (Réf. 1747-L551, -L552 ou -L553)




Le processeur SLC 5/05 possède des fonctions identiques au processeur SLC 5/04, avec des communications Ethernet et non DH+. Les communications Ethernet ont une vitesse de 10 Mb/s, ce qui vous procure un réseau très performant pour les transferts/chargements de programmes, l'édition en ligne et la messagerie d'égal à égal. En outre, le processeur SLC 5/05 fonctionne à la même vitesse que le processeur SLC 5/04. La gamme de tailles de mémoire vous permet de vous adapter précisément aux besoins de votre application. Caractéristiques du processeur SLC 5/05 :

- Tailles de mémoire programme de 16, 32 ou 64 K
- Performances élevées – 0,90 ms/K type
- Commande jusqu'à 4096 points d'entrée et de sortie
- Programmation en ligne (inclut l'édition runtime)
- Voie Ethernet 10Base-T intégrée, acceptant :
  - Les communications rapides avec les ordinateurs via TCP/IP
  - Des capacités de messagerie avec les processeurs SLC 5/05, PLC-5 et PLC-5/250, le module d'interface Ethernet 1785-ENET et la passerelle Ethernet 1756-ENET
  - SNMP pour gestion de réseau Ethernet standard
  - BOOTP pour l'attribution dynamique d'adresse IP, en option
- Voie RS-232 intégrée, prenant en charge :
  - Le DF1 Full-Duplex pour les communications point à point ; les connexions décentralisées via modem ou les connexions directes pour les dispositifs de programmation ou d'interface opérateur. (Utilisez un câble 1747-CP3 pour la connexion directe.)
  - Le DF1 Half-Duplex maître/esclave pour les communications de type SCADA (point-à-multipoint)
  - Le DH-485 (Utilisez un module 1761-NET-AIC avec un câble 1747-CP3 pour vous connecter au réseau DH-485.)
  - Les E/S ASCII pour la connexion aux autres dispositifs ASCII, tels que les lecteurs de codes à barres, les imprimantes série ou les balances
- “Passthrough” RIO
- Horloge/calendrier intégré
- Interruption temporisée programmable de 1 ms (STI)
- Interruption d'entrée TOR de 0,50 ms (DII)
- Fonctions mathématiques avancées – Instructions trigonométriques, PID, exponentielles, à virgule flottante et instructions de calcul
- Adressage indirect
- Adressage logique en ASCII
- La PROM flash assure les mises à niveau du firmware sans changement physique d'EPROM
- Module mémoire EPROM flash disponible en option
- Commutateur – RUN, REM, PROG (effacement des défauts)
- RAM sauvegardée par pile

## Rendement du système

Un traitement grande vitesse ne se limite pas à des temps de scrutation de programme ou des instructions rapides. L'application doit être rapide de la lecture de l'entrée à l'activation de la sortie. Les processeurs SLC 500 augmentent leurs performances à chaque étape de la scrutation des entrées, des sorties et du programme au fonctions de gestion système.



## Sous-programmes d'interruption

Les sous-programmes d'interruption suivants vous permettent de fournir des réponses pré-déterminées à certains événements d'une application.

### Interruption temporisée programmable

Cette fonction vous permet d'interrompre automatiquement la scrutation du processeur, sur une base régulière, de manière à pouvoir scruter un fichier de sous-programme spécifique. Avec un processeur SLC 5/02, la fréquence de l'interruption temporisée programmable peut être définie par incréments de 10 ms. La fréquence des processeurs SLC 5/03, SLC 5/04 et SLC 5/05 peut être ajustée par incréments de 1 ms. L'interruption (STI) du processeur SLC 5/03 débute à 2 ms et celle des processeurs SLC 5/04 et SLC 5/05 à 1 ms.

### Interruption d'entrée discrète

Utilisez l'interruption d'entrée discrète (DII) pour les applications de traitement à grande vitesse ou toute application nécessitant de répondre rapidement à un événement. Cette fonction permet au processeur d'exécuter un sous-programme à relais lorsque la configuration des bits d'entrée d'une carte d'E/S TOR correspond à une valeur de comparaison que vous avez programmée. L'interruption d'entrée discrète est traitée toutes les 100  $\mu$ s, de manière asynchrone par rapport à la scrutation du programme à relais. Vous pouvez également spécifier le nombre de comptages (correspondances) qui se produiront avant que le sous-programme ne soit exécuté.

### Interruption sur événement d'E/S

Cette fonction permet au module 1746-BAS (BASIC) d'interrompre le cycle normal de fonctionnement du processeur pour scruter un fichier de sous-programme spécifique. Utilisez cette interruption avec les processeurs SLC 5/02, SLC 5/03, SLC 5/04 et SLC 5/05.



## Options de communication

Les processeurs SLC 500 prennent en charge différents types d'options de communication. Les sections suivantes décrivent les connexions physiques et les options de protocole utilisées par les processeurs SLC 500.

### Options de connexion physiques

#### La voie Ethernet (10Base-T) offre :

- Une vitesse de communication de 10 Mb/s
- Un connecteur ISO/CEI 8802-3STD 802.3 (RJ45) pour support 10Base-T
- Le protocole de communication TCP/IP
- Une isolation intégrée

#### La voie Data Highway Plus (DH+) offre :

- Des vitesses de communication de 57,6 K, 115,2 K et de 230,4 Kbauds
- Une longueur maximale de réseau de 3048 m (10 000 ft) à 57,6 Kbauds
- Une connexion par câble Belden 9463 (gaine bleue) entre les stations (connexion en série)
- Une isolation intégrée

#### La voie DH-485 offre :

- Des vitesses de communication configurables jusqu'à 19,2 Kbauds
- Une isolation électrique via le module 1747-AIC ou 1761-NET-AIC
- Une longueur maximale de réseau de 1219 m (4000 ft)
- Les spécifications électriques RS-485
- Une connexion par câble Belden 9842 ou Belden 3106A entre les stations (connexion en série)

#### La voie RS-232 offre :

- Des vitesses de communication jusqu'à 19,2 Kbauds (SLC 5/05 à 38,4 Kbauds)
- Une distance maximale entre les dispositifs de 15,24 m (50 ft)
- Les spécifications électriques RS-232C (EIA-232)
- La prise en charge de modem
- Une isolation intégrée

Le tableau ci-dessous résume les connexions des voies des processeurs SLC 500.

Processeur		Voie de communication physique			
		DH-485	RS-232	DH+	Ethernet
SLC 5/01		Protocole DH-485			
SLC 5/02		Protocole DH-485			
SLC 5/03	Voie 0		Protocoles DH-485, <sup>①</sup> DF1 Full-Duplex, DF1 Half-Duplex maître/esclave et ASCII		
	Voie 1	Protocole DH-485			
SLC 5/04	Voie 0		Protocoles DH-485, <sup>①</sup> DF1 Full-Duplex, DF1 Half-Duplex maître/esclave et ASCII		
	Voie 1			Protocole DH+	
SLC 5/05	Voie 0		Protocoles DH-485, <sup>①</sup> DF1 Full-Duplex, DF1 Half-Duplex maître/esclave et ASCII		
	Voie 1				Protocole Ethernet TCP/IP

<sup>①</sup> Un module 1761-NET-AIC (ou 1747-AIC) est nécessaire pour la connexion au réseau DH-485.

## Options de protocole

### Protocole Ethernet TCP/IP

Le protocole Ethernet standard, utilisant le protocole TCP/IP, est utilisé comme réseau de base dans la plupart des bureaux et bâtiments industriels. Ethernet est un réseau local (LAN) qui permet la communication entre différents dispositifs à 10 Mb/s. Ce réseau offre les mêmes fonctionnalités que les réseaux DH+ ou DH-485, plus :

- La prise en charge SNMP pour la gestion des réseaux Ethernet
- En option, la configuration dynamique des adresses IP à l'aide d'un utilitaire BOOTP
- Une vitesse de transmission Ethernet pour SLC 5/05 40 fois plus élevée que les messages DH+ du SLC 5/04
- La possibilité d'envoyer par message la totalité des fichiers de données d'un SLC 5/05
- Un nombre de stations beaucoup plus important sur un seul réseau que sur les réseaux DH-485 (32) et DH+ (64)

## **Protocole Data Highway Plus (DH+)**

Le protocole Data Highway Plus est utilisé par les processeurs PLC-5 et par les processeurs SLC 5/04. Ce protocole est similaire au DH-485, mais il peut prendre en charge jusqu'à 64 dispositifs (stations) et permet des vitesses de communication (baud) plus élevées.

## **Protocole DH-485**

Les processeurs SLC 500 ont une voie DH-485 qui accepte le réseau DH-485. C'est un réseau multi-maître, à passage de jetons, capable d'accepter jusqu'à 32 dispositifs (stations). Ce protocole permet :

- De surveiller l'état des données et du processeur, ainsi que de transférer ou de charger les programmes de tout dispositif sur le réseau à partir d'un emplacement
- Aux processeurs SLC d'échanger les données entre eux (communication d'égal à égal)
- Aux dispositifs d'interface opérateur du réseau d'accéder aux données de tout processeur SLC sur le réseau

## **Protocole DF1 Full-Duplex**

Le protocole DF1 Full-Duplex (également appelé protocole DF1 point à point) permet à deux dispositifs de communiquer entre eux simultanément. Ce protocole permet :

- La transmission d'informations par modems (connexions par appel automatique, par ligne dédiée, par radio ou par câble direct)
- Aux produits Allen-Bradley de communiquer avec des produits de fournisseurs tiers

## **Protocole DF1 Half-Duplex (Maître et esclave)**

Le protocole DF1 Half-Duplex fournit un réseau maître/esclaves multiples multipoints capable de prendre en charge jusqu'à 255 dispositifs (stations). Ce protocole assure également la prise en charge de modem et est idéal pour les applications SCADA (Commande de surveillance et d'acquisition de données) grâce aux fonctionnalités du réseau.

## **Protocole ASCII**

Le protocole ASCII fournit des connexions aux autres dispositifs ASCII, tels que les lecteurs de code à barres, les balances, les imprimantes série et autres dispositifs intelligents.

## Options de protection du système

La famille des processeurs SLC 500 offre un certain nombre de caractéristiques de sécurité matérielle et logicielle qui vous permettent de protéger votre système des changements non autorisés de fichiers programme ou de données. Les différents types de protection sont :

Types de protection	SLC 5/01	SLC 5/02	SLC 5/03 SLC 5/04 SLC 5/05
Mot de passe	•	•	•
Accès ultérieur (verrouillage OEM)	•	•	•
Propriétaire de programme	•	•	•
Fichiers programme			•
Fichiers de données	•	•	•
Ecrasement du fichier de données du module mémoire			•
Comparaison du programme du module mémoire			•
Protection d'écriture du module mémoire			•
Protection contre les forçages			•
Interrupteur à clé			•
Protection de voie de communication			•

## Utilisation des E/S

La famille des processeurs SLC 500 prend en charge une grande variété de modules d'E/S, pour répondre avec exactitude aux besoins de votre application. Le tableau suivant présente les différents types de modules d'E/S et leur compatibilité avec les processeurs SLC 500.

Module d'E/S	SLC 5/01	SLC 5/02	SLC 5/03 SLC 5/04 SLC 5/05
Entrées/Sorties TOR c.a./c.c. 1746-	•	•	•
Entrées/Sorties TOR isolées c.a./c.c. 1746sc- <sup>①</sup>	•	•	•
Modules analogiques 1746-	•	•	•
Modules analogiques isolés 1746sc- <sup>①</sup>	•	•	•
Modules thermocouple 1746-NT4 et 1746-INT4 et Module thermocouple isolé 1746sc-NT8 <sup>①</sup>	•	•	•
Module d'entrées RTD 1746-NR4	•	•	•
Module de scrutation RIO 1747-SN		•	•
Module scrutateur DeviceNet 1746-SDN		•	•
Module Basic 1746-BAS	•	•	•
Module DH-485/RS232 KE 1747-KE	•	•	•
Module compteur rapide 1746-HSCE		•	•
Module commande de moteur pas-à-pas 1746-HSTP1		•	•
Module de servo-commande 1746-HS IMC 110	•	•	•
Module de servo-commande 1746-HSRV			•
Module de commande de vitesse à boucle ouverte 1746-QV		•	•
Module de température de boîtier 1746-BTM		•	•
Module à axes synchronisés 1746-QS		•	•

<sup>①</sup> Vente et assistance auprès de Spectrum Controls, Inc., Bellevue, WA, Etats-Unis. Pour plus d'informations, adressez-vous à Spectrum au (206)746-9481, aux Etats-Unis.

## Instructions de programmation

Les instructions de programmation suivantes sont utilisées avec les processeurs SLC 500. Vous trouverez ci-après les temps d'exécution des instructions ( $\mu\text{s}$ ) des processeurs lorsque l'instruction est vraie, ainsi que les temps d'exécution des instructions ( $\mu\text{s}$ ) lorsqu'un calcul à virgule flottante est utilisé et que l'instruction est vraie.

### Instructions de base

Mnémonique et nom de l'instruction	Temps d'exécution ( $\mu\text{s}$ )				Fonction – Instructions de condition Entrée ou Sortie
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>XIC</b> Examine si contact fermé	4	2,4	0,44	0,37	Instruction de condition. Vraie si le bit est sur on (1).
<b>XIO</b> Examine si contact ouvert	4	2,4	0,44	0,37	Instruction de condition. Vraie si le bit est sur off (0).
<b>OTE</b> Activation de sortie	18	11	0,63	0,56	Instruction de sortie. Vraie (1) si les conditions précédentes sont vraies. Fausse si les conditions précédentes sont fausses.
<b>OTL</b> Verrouillage de sortie	19	11	0,63	0,56	Instruction de sortie. Le bit adressé passe à vrai (1) si les conditions qui précèdent l'instruction OTL sont vraies. Si les conditions sont fausses, OTL reste vraie tant que la ligne contenant une instruction OTU à la même adresse est vraie.
<b>OTU</b> Déverrouillage de sortie	19	11	0,63	0,56	Instruction de sortie. Le bit adressé passe à faux (0) lorsque les conditions qui précèdent l'instruction OTU sont vraies. Reste fausse jusqu'à ce que la ligne contenant une instruction OTL à la même adresse passe à vrai.
<b>OSR</b> Impulsion front montant	34	20	10,80	9,10	Instruction de condition. Fait passer la ligne à vrai pour une scrutation à chaque transition de faux à vrai des conditions précédentes sur la ligne.
<b>TON</b> Temporisateur à l'enclenchement	135	83	1,40	1,31	Compte les intervalles de temps lorsque les conditions qui la précèdent sur la ligne sont vraies. Produit une sortie lorsque la valeur cumulée (comptage) atteint la valeur prédéfinie.
<b>TOF</b> Temporisateur au déclenchement	140	86	1,40	1,31	Compte les intervalles de temps lorsque les conditions qui la précèdent sur la ligne sont fausses. Produit une sortie lorsque la valeur cumulée (comptage) atteint la valeur prédéfinie.
<b>RTO</b> Temporisateur rémanent	140	86	1,40	1,31	Il s'agit d'un temporisateur à l'enclenchement qui conserve la valeur cumulée lorsque : – Les conditions de la ligne passent à faux. – Le mode passe de Run ou Test à Program. – Le processeur n'est plus alimenté. – Un défaut se produit.
<b>CTU</b> Comptage progressif	111	69	1,40	1,31	Effectue un comptage progressif à chaque transition de faux à vrai des conditions précédentes sur la ligne. Produit une sortie lorsque la valeur cumulée (comptage) atteint la valeur prédéfinie.
<b>CTD</b> Comptage dégressif	111	69	1,40	1,31	Effectue un comptage dégressif à chaque transition de faux à vrai des conditions précédentes sur la ligne. Produit une sortie lorsque la valeur cumulée (comptage) atteint la valeur prédéfinie.
<b>RES</b> Remise à zéro	40	26	1,40	1,31	Utilisé avec les temporisateurs et les compteurs. Lorsque les conditions qui la précèdent sur la ligne sont vraies, l'instruction RES remet à zéro la valeur cumulée et les bits de contrôle du temporisateur ou du compteur.

## Instructions de comparaison

Mnémonique et nom de l'instruction	Temps d'exécution (µs) / Virgule flottante (µs) <sup>①②</sup>				Fonction – Instruction de condition (Entrée)
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>EQU</b> Egal	60	38	1,25 / 12,94	1,12 / 12,5	L'instruction est vraie lorsque source A = source B.
<b>NEQ</b> Différent	60	38	1,25 / 13,25	1,12 / 12,18	L'instruction est vraie lorsque source A ≠ source B.
<b>LES</b> Inférieur	60	38	1,25 / 13,19	1,12 / 13,94	L'instruction est vraie lorsque source A < source B.
<b>LEQ</b> Inférieur ou égal	60	38	1,25 / 13,19	1,12 / 13,93	L'instruction est vraie lorsque source A ≤ source B.
<b>GRT</b> Supérieur	60	38	1,25 / 14,82	1,12 / 12,62	L'instruction est vraie lorsque source A > source B.
<b>GEO</b> Supérieur ou égal	60	38	1,25 / 14,81	1,12 / 14,31	L'instruction est vraie lorsque source A ≥ source B.
<b>MEQ</b> Egalité par comparaison masquée	75	47	38	22,75	Compare les données 16 bits d'une adresse source aux données 16 bits d'une adresse de référence à travers un masque. Si les valeurs correspondent, l'instruction est vraie.
<b>LIM</b> Test des limites	--	45	1,95 / 22,81	1,68 / 20,19	L'état vrai/faux de l'instruction dépend de la façon dont une valeur test se compare aux limites haute ou basse spécifiées.

① Les temps à virgule flottante ne s'appliquent pas aux processeurs SLC 5/03 OS300.

② Lorsqu'un seul temps d'exécution est donné pour une instruction, la virgule flottante ne s'applique pas.

## Instructions de calcul

Mnémonique et nom de l'instruction <sup>③</sup>	Temps d'exécution (μs) / Virgule flottante (μs) <sup>①②</sup>				Fonction – Instructions de sortie
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>ADD</b> Addition	122	76	1,70 / 38,44	1,50 / 18,22	Lorsque les conditions de la ligne sont vraies, l'instruction ADD ajoute la source A à la source B et stocke le résultat dans la destination.
<b>SUB</b> Soustraction	125	77	1,70 / 38,19	1,50 / 19,50	Lorsque les conditions de la ligne sont vraies, l'instruction SUB soustrait la source B de la source A et stocke le résultat dans la destination.
<b>MUL</b> Multiplication	230	140	20 / 39,05	17,75 / 21,94	Lorsque les conditions de la ligne sont vraies, l'instruction MUL multiplie la source A par la source B et stocke le résultat dans la destination.
<b>DIV</b> Division	400	242	23 / 57,56	25,9 / 23,27	Lorsque les conditions de la ligne sont vraies, l'instruction DIV divise la source A par la source B et stocke le résultat dans la destination et le registre mathématique.
<b>DDV</b> Division double	650	392	33	29,6	Lorsque les conditions de la ligne sont vraies, l'instruction DDV divise le contenu du registre mathématique par la source et stocke le résultat dans la destination et dans le registre mathématique.
<b>NEG</b> Négation	110	68	1,70 / 12,38	1,5 / 11,87	Lorsque les conditions de la ligne sont vraies, l'instruction NEG change le signe de la source et le place dans la destination.
<b>CLR</b> Effacement	40	26	1,70 / 6,62	1,5 / 5,94	Lorsque les conditions de la ligne sont vraies, l'instruction CLR met la destination à zéro.
<b>SQR</b> Racine carrée	--	162	32,00 / 70,00	28,8 / 18,87	Lorsque les conditions de la ligne sont vraies, l'instruction SQR calcule la racine carrée de la source et place le résultat dans la destination.
<b>SCL</b> Mise à l'échelle	--	480	<sup>④</sup> / 32,00	<sup>④</sup> / 33,06	Lorsque les conditions de la ligne sont vraies, l'instruction SCL multiplie la source par un coefficient spécifié. Le résultat est ajouté à une valeur de décalage et placé dans la destination.
<b>SCP</b> Mise à l'échelle avec paramètres	--	--	33,10 / 196,10	29,85 / 94,15	Produit une valeur de sortie étalonnée qui est proportionnelle à l'entrée et aux valeurs étalonnées.
<b>CPT</b> Tous calculs	--	--	<sup>④</sup> / 8,8	<sup>④</sup> / 7,7	Evalue une expression et stocke le résultat dans la destination. Pour obtenir le temps d'exécution total d'une instruction CPT, ajoutez au temps d'exécution CPT le temps d'exécution de chaque instruction de calcul supplémentaire ainsi que le nombre d'instructions de calcul multiplié par 3,01. Par exemple, si une instruction CPT de SLC 5/03 appelle une instruction ADD et une instruction SUB, le calcul sera : $8,8 + 1,70 + 1,70 + 2(3,01) = 18,22$

① Les temps à virgule flottante ne s'appliquent pas aux processeurs SLC 5/03 OS300.

② Lorsqu'un seul temps d'exécution est donné pour une instruction, la virgule flottante ne s'applique pas.

③ S'applique aux processeurs SLC 5/03 OS302, SLC 5/04 OS401 et SLC 5/05 OS500.

④ Les temps d'exécution prennent en compte les données à virgule flottante. Si un nombre entier signé est utilisé, ajoutez 15 microsecondes par temps d'exécution d'instruction.



Mnémorique et nom de l'instruction <sup>③</sup>	Temps d'exécution (µs) / Virgule flottante (µs) <sup>①②</sup>				Fonction – Instructions de sortie
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>SWP</b> Permutation	--	--	24 + 13,09 par mot	22,6 + 12,13 par mot	Permute les octets de poids fort et de poids faible d'un nombre de mots défini dans un fichier binaire de nombres entiers, un fichier ASCII ou un fichier de chaîne de caractères.
<b>ABS</b> Valeur absolue	--	--	9,95 / 5,20	8,60 / 4,35	Calcule la valeur absolue de la source et place le résultat dans la destination.
<b>XPY</b> X à la puissance Y Registre/Données	--	--	<sup>④</sup> / 699,30	<sup>④</sup> / 335,10	Èleve la valeur à une puissance donnée et stocke le résultat dans la destination.
<b>LOG</b> Logarithme base 10	--	--	<sup>④</sup> / 390,80	<sup>④</sup> / 54,55	Prend le logarithme base 10 de la valeur dans la source et stocke le résultat dans la destination.
<b>LN</b> Logarithme naturel	--	--	<sup>④</sup> / 392,00	<sup>④</sup> / 51,35	Prend le logarithme naturel de la valeur dans la source et le stocke dans la destination.
<b>SIN</b> Sinus	--	--	<sup>④</sup> / 311,95	<sup>④</sup> / 38,05	Prend le sinus d'un nombre et stocke le résultat dans la destination.
<b>COS</b> Cosinus	--	--	<sup>④</sup> / 310,90	<sup>④</sup> / 37,20	Prend le cosinus d'un nombre et stocke le résultat dans la destination.
<b>TAN</b> Tangente	--	--	<sup>④</sup> / 406,35	<sup>④</sup> / 43,00	Prend la tangente d'un nombre et stocke le résultat dans la destination.
<b>ASN</b> Sinus d'arc	--	--	<sup>④</sup> / 483,05	<sup>④</sup> / 41,45	Prend le sinus d'arc d'un nombre et stocke le résultat (en radians) dans la destination.
<b>ACS</b> Cosinus d'arc	--	--	<sup>④</sup> / 510,85	<sup>④</sup> / 51,90	Prend le cosinus d'arc d'un nombre et stocke le résultat (en radians) dans la destination.
<b>ATN</b> Tangente d'arc	--	--	<sup>④</sup> / 387,05	<sup>④</sup> / 40,15	Prend la tangente d'arc d'un nombre et stocke le résultat (en radians) dans la destination.

① Les temps à virgule flottante ne s'appliquent pas aux processeurs SLC 5/03 OS300.

② Lorsqu'un seul temps d'exécution est donné pour une instruction, la virgule flottante ne s'applique pas.

③ S'applique aux processeurs SLC 5/03 OS302, SLC 5/04 OS401 et SLC 5/05 OS500.

④ Les temps d'exécution prennent en compte les données à virgule flottante. Si un nombre entier signé est utilisé, ajoutez 15 microsecondes par temps d'exécution d'instruction.

## Instructions de gestion des données

Mnémonique et nom de l'instruction	Temps d'exécution (µs) / Virgule flottante (µs) <sup>①②</sup>				Fonction – Instructions de sortie
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>TOD</b> Conversion en DCB	200	122	38	34,06	Lorsque les conditions de la ligne sont vraies, l'instruction TOD convertit la valeur source en DCB et la stocke dans le registre mathématique ou dans la destination.
<b>FRD</b> Conversion depuis DCB	223	136	31	23,88	Lorsque les conditions de la ligne sont vraies, l'instruction FRD convertit une valeur DCB dans le registre mathématique ou dans la source en un nombre entier et le stocke dans la destination.
<b>RAD</b> Radians <sup>③</sup>	--	--	<sup>④</sup> / 31,80	<sup>④</sup> / 24,65	Lorsque les conditions de la ligne sont vraies, l'instruction RAD convertit les degrés (source) en radians et stocke le résultat dans la destination.
<b>DEG</b> Degrés <sup>③</sup>	--	--	<sup>④</sup> / 32,80	<sup>④</sup> / 24,70	Lorsque les conditions de la ligne sont vraies, l'instruction DEG convertit les radians (source) en degrés et stocke le résultat dans la destination.
<b>DCD</b> Décodage 4 en 1 à 16	80	50	10	8,88	Lorsque les conditions de la ligne sont vraies, l'instruction DCD décode la valeur 4 bits (de 0 à 16), en activant le bit correspondant dans la destination 16 bits.
<b>COP</b> Copie de fichier	45 + 21 par mot	29 + 13 par mot	30 + 2,20 par mot	20,2 + 2,0 par mot	Lorsque les conditions de la ligne sont vraies, l'instruction COP copie un fichier source spécifié par l'utilisateur vers le fichier destination.
<b>FLL</b> Remplissage de fichier	37 + 14 par mot	25 + 8 par mot	28 + 2 par mot	21,9 + 2,5 par mot	Lorsque les conditions de la ligne sont vraies, l'instruction FLL charge une valeur source dans un nombre donné d'éléments dans un fichier défini par l'utilisateur.
<b>MOV</b> Transfert	20	14	1,25 / 12,19	1,12 / 11,44	Lorsque les conditions de la ligne sont vraies, l'instruction MOV déplace une copie de la source dans la destination.
<b>MV M</b> Transfert avec masque	115	71	19	17,40	Lorsque les conditions de la ligne sont vraies, l'instruction MVM déplace une copie de la source à travers un masque dans la destination.
<b>AND</b> Et	87	55	1,70	1,5	Lorsque les conditions de la ligne sont vraies, les sources A et B de l'instruction AND sont ajoutées bit par bit et stockées dans la destination.
<b>OR</b> Ou	87	55	1,70	1,5	Lorsque les conditions de la ligne sont vraies, les sources A et B de l'instruction OR sont comparées bit par bit et stockées dans la destination.
<b>XOR</b> Ou exclusif	87	55	1,70	1,5	Lorsque les conditions de la ligne sont vraies, les sources A et B de l'instruction XOR sont comparées exclusivement bit par bit et stockées dans la destination.
<b>NOT</b> Non	66	42	1,70	1,5	Lorsque les conditions de la ligne sont vraies, les sources A et B de l'instruction NOT subissent l'opération de négation bit par bit et sont stockées dans la destination.
<b>FFL</b> Chargement FIFO	--	150	58	40,75	Premier entré premier sorti (FIFO). L'instruction FFL charge un mot dans une pile FIFO suivant les transitions successives de faux à vrai. L'instruction FFU décharge un mot de la pile suivant les transitions successives de faux à vrai. Le premier mot chargé est le premier mot à être déchargé.
<b>FFU</b> Déchargement FIFO	--	150 + 11 par mot	79 + 2,20 par mot	60 + 2 par mot	
<b>LFL</b> Chargement LIFO	--	150	58	40,70	Dernier entré premier sorti (LIFO). L'instruction LFL charge un mot dans une pile LIFO suivant les transitions successives de faux à vrai. L'instruction LFU décharge un mot de la pile suivant les transitions successives de faux à vrai. Le dernier mot chargé est le premier à être déchargé.
<b>LFU</b> Déchargement LIFO	--	180	66	34,70	

① Les temps à virgule flottante ne s'appliquent pas aux processeurs SLC 5/03 OS300.

② Lorsqu'un seul temps d'exécution est donné pour une instruction, la virgule flottante ne s'applique pas.

③ S'applique aux processeurs SLC 5/03 OS302 et SLC 5/04 OS401.

④ Les temps d'exécution prennent en compte les données à virgule flottante. Si un nombre entier signé est utilisé, ajoutez 15 microsecondes par temps d'exécution d'instruction.

## Instructions de contrôle du débit du programme

Mnémonique et nom de l'instruction	Temps d'exécution (μs)				Fonction – Instructions de condition ou de sortie
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>JMP</b> Saut à l'étiquette	38	23	44,45	37,44	Instruction de sortie. Lorsque les conditions de la ligne sont vraies, l'instruction JMP entraîne un saut de la scrutation du programme à l'instruction LBL correspondante, en avant ou en arrière.
<b>LBL</b> Etiquette	2	4	0,25	0,18	Correspond à la cible de l'instruction JMP numérotée en conséquence.
<b>JSR</b> Saut vers sous-programme	46	28	131,0	112,0	Instruction de sortie. Lorsque les conditions de la ligne sont vraies, l'instruction JSR provoque un saut du processeur vers le fichier sous-programme cible.
<b>SBR</b> Sous-programme	2	4	0,25	0,18	Placée comme première instruction dans un fichier de sous-programme. Identifie le fichier de sous-programme.
<b>RET</b> Retour de sous-programme	34	20	23	20,0	Instruction de sortie, placée dans un sous-programme. Lorsque les conditions de la ligne sont vraies, l'instruction RET provoque la reprise de l'exécution du programme dans le fichier programme principal ou dans le fichier de sous-programme précédent.
<b>MCR</b> Relais de contrôle maître	10	6	4	3,0	Instruction de sortie. Utilisée dans les paires pour désactiver ou activer une zone de programme à relais.
<b>TND</b> Fin temporaire	32	22	12	13,05	Instruction de sortie. Lorsque les conditions de la ligne sont vraies, l'instruction TND arrête la scrutation de programme, rafraîchit les E/S et reprend la scrutation à la ligne 0 du fichier programme principal.
<b>SUS</b> Interruption	12	7	12	10,31	Instruction de sortie, utilisée pour le dépannage. Lorsque les conditions de la ligne sont vraies, l'instruction SUS place l'automate en mode interruption inactive. Le numéro d'identification de l'interruption est placé dans le mot S:7 et le numéro du fichier programme dans S:8.
<b>IIM</b> Entrée immédiate avec masque	372	340	51,85	51,0	Lorsque les conditions qui la précèdent sur la ligne sont vraies, l'instruction IIM est activée et interrompt la scrutation du programme pour écrire un mot d'entrée externe avec masque dans le fichier de données d'entrée.
<b>IOM</b> Sortie immédiate avec masque	475	465	70,90	75,74	Lorsque les conditions qui la précèdent sur la ligne sont vraies, l'instruction IOM est activée et interrompt la scrutation de programme pour lire le mot de données du fichier de données de sortie et transférer les données à travers un masque dans les sorties externes correspondantes.

## Instructions spécifiques à une application

Mnémonique et nom de l'instruction	Temps d'exécution (µs)				Fonction – Instructions de sortie
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>BSL</b> Décalage binaire à gauche <b>BSR</b> Décalage binaire à droite	144 +24 par mot	89 + 14 par mot	50 + 2,30 par mot	31,5 + 2,31 par mot	A chaque transition de faux à vrai, ces instructions chargent un bit de données dans un tableau de bit, décalent le niveau de données via le tableau et rechargent le bit de fin de données. L'instruction BSL décale les données vers la gauche et BSR les décale vers la droite.
<b>SQO</b> Séquenceur de sortie	225	137	70	44,1	A chaque transition de faux à vrai, l'instruction SQO se déplace dans le fichier séquenceur programmé en transférant les données via un masque dans le mot de destination.
<b>SQC</b> Séquenceur de comparaison	225	137	60	33,2	A chaque transition de faux à vrai, l'instruction SQC se déplace dans le fichier séquenceur programmé et compare l'égalité des données à travers un masque avec un fichier ou un mot source.
<b>SQL</b> Séquenceur de chargement	--	135	56	33,2	A chaque transition de faux à vrai, l'instruction SQL se déplace dans le fichier séquenceur et charge un mot des données source dans l'élément courant du fichier séquenceur.

## Instructions de communication

Mnémonique et nom de l'instruction	Temps d'exécution (µs)				Fonction – Instructions de sortie
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>MSG</b> Message Lecture/Ecriture	--	180	203	183	Cette instruction transfère les données d'une station à une autre sur le réseau de communication. Lorsque l'instruction est activée, le transfert de message est mis en attente. Le véritable transfert de données se produit à la fin de la scrutation.
<b>SVC</b> Exécution des communications	--	240	240	200	Lorsque les conditions qui la précèdent sur la ligne sont vraies, l'instruction SVC interrompt la scrutation du programme pour exécuter les tâches des communications du cycle de fonctionnement.

## Instruction proportionnelle, intégrale et dérivée

Mnémonique et nom de l'instruction	Temps d'exécution (µs)				Fonction – Instructions de sortie
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>PID</b> Proportionnelle, intégrale et dérivée	--	3600	272	169,82	Cette instruction est utilisée pour contrôler les propriétés physiques telles que la température, la pression, le niveau d'un liquide ou le débit de boucles de procédé.

## Instructions ASCII<sup>①</sup>

Mnémonique et nom de l'instruction	Temps d'exécution (µs)		Fonction – Instructions de sortie
	SLC 5/03	SLC 5/04 SLC 5/05	
<b>ABL</b> Test buffer de ligne ASCII	129,9	156,0	Détermine le nombre de caractères dans le buffer, jusqu'aux caractères de fin de ligne inclus (terminaison).
<b>ACB</b> Nombre de caractères ASCII dans le buffer	140,7	131,0	Détermine le nombre total de caractères dans le buffer.
<b>ACI</b> Conversion de chaîne ASCII en nombre entier	86,62	56,0	Convertit une chaîne ASCII en valeur entière.
<b>ACL</b> Effacement buffer ASCII de réception/d'émission	367,5	332,8	Efface le buffer ASCII.
<b>ACN</b> Concaténation de chaînes ASCII	69,4 + 2,1 par caractère	56 + 2,5 par caractère	Combine deux chaînes en utilisant des chaînes ASCII comme opérandes.
<b>AEX</b> Extraction d'une chaîne ASCII	56,2 + 4,7 par caractère	43,4 + 4,0 par caractère	Crée une nouvelle chaîne en prélevant une partie d'une chaîne existante et en la reliant à une nouvelle chaîne.
<b>AHL</b> Etablissement ou RAZ de lignes d'échange ASCII	138,7	115,1	Active ou remet à zéro les lignes de commande RS-232 DTR et RTS du modem.
<b>AIC</b> Conversion d'un nombre entier en chaîne ASCII	103,4	110,0	Convertit une valeur entière en chaîne ASCII.
<b>ARD</b> Lecture de caractères ASCII	181,8	151,0	Lit les caractères du buffer et les stocke dans une chaîne.
<b>ARL</b> Lecture de ligne de caractères ASCII	190,0	156,0	Lit les caractères du buffer jusqu'aux caractères de fin de ligne inclus et les stocke dans une chaîne.
<b>ASC</b> Recherche de chaîne ASCII	53,4 + 1,8 par caractère	43,5 + 2,5 par caractère	Recherche dans une chaîne existante une occurrence de la chaîne source.
<b>ASR</b> Comparaison de chaînes ASCII	49,69	43,5	Compare deux chaînes ASCII.
<b>AWA</b> Ecriture avec ajout ASCII	365,5	307,8	Ajoute deux jeux de caractères de fin provenant du menu de configuration ASCII.
<b>AWT</b> Ecriture ASCII	263,8	217,3	Ecrit les caractères d'une chaîne source dans un dispositif d'affichage.

<sup>①</sup> Seuls les processeurs SLC 5/03 (OS301, OS302), SLC 5/04 et SLC 5/05 utilisent ces instructions.

## Instructions d'interruption de programmes

Mnémonique et nom de l'instruction	Temps d'exécution (µs)				Fonction – Instructions de sortie
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04 SLC 5/05	
<b>STD</b> Désactivation de l'interruption temporisée programmable	--	9	4	3,56	Associée à la fonction d'interruption temporisée programmable. STD et STE sont utilisées pour éviter qu'une STI se produise lors d'une partie du programme ; l'instruction STS active une STI.
<b>STE</b> Activation de l'interruption temporisée programmable	--	9	5	5,0	
<b>STS</b> Démarrage de l'interruption temporisée programmable	--	72	58	44,38	
<b>IIE</b> Activation d'interruption d'E/S	--	42	16	10,44	Les instructions IIE, IID et RPI sont utilisées avec les modules d'E/S spécialisées capables de générer une interruption d'E/S.
<b>IID</b> Désactivation d'interruption d'E/S	--	39	6	5,81	
<b>RPI</b> Remise à zéro des interruptions d'E/S en attente	--	240	78 + 60 par emplacement ajouté	91 + 56 par emplacement ajouté	
<b>REF</b> Rafraîchissement des E/S	--	240	240	200	Lorsque les conditions qui la précèdent sur la ligne sont vraies, l'instruction REF interrompt la scrutation de programme pour exécuter la scrutation des E/S (écriture des sorties-exécution des communications-lecture des entrées). La scrutation du programme reprend ensuite.
<b>INT</b> Sous-programme d'interruption	--	0	0,25	0,18	Associée aux interruptions STI et aux interruptions E/S sur événement.

### Adressage indirect

Les sections suivantes décrivent la manière dont l'adressage indirect affecte le temps d'exécution des instructions sur les processeurs SLC 5/03 OS302, SLC 5/04 OS401 et SLC 5/05. La durée d'un adressage indirect est déterminée par :

- La forme de l'adressage indirect
- Si l'adresse indirecte est un paramètre source ou destination
- Si l'adressage indirect est utilisé dans une instruction COP, FLL, FFL/FFU, LFL/LFU, BSR, BSL ou MVM
- Si l'adressage indirect est utilisé dans une instruction XIC, XIO, OTU, OTL, OTE ou OSR

Concernant les formes d'adresses présentées dans le tableau page suivante, vous pouvez substituer les types de fichier suivants :

Pour un nombre entier (N)	Pour une chaîne (ST)
Entrée (I)	Contrôle (R)
Sortie (O)	Compteur (C)
Bit (B)	Temporisateur (T)
Virgule flottante (F)	
ASCII (A)	

## Temps d'exécution des adressages indirects au niveau du mot

Pour la plupart des types d'instructions qui contiennent des adresses indirectes, recherchez la forme de l'adresse indirecte dans le tableau ci-dessous et ajoutez son temps d'exécution à celui de l'instruction.

Forme de l'adresse <sup>①</sup>	Opérande source (μs)		Opérande destination (μs)		Si utilisé dans une instruction de type de fichier	
	SLC 5/03	SLC 5/04 SLC 5/05	SLC 5/03	SLC 5/04 SLC 5/05	SLC 5/03	SLC 5/04 SLC 5/05
N7:[*]	65,1	56,15	63,10	54,20	76,35	66,75
ST12:[*],[*]	69,45	60,00	67,45	58,05	80,70	70,60
ST12:[*].0	74,65	59,60	72,65	57,65	85,90	70,20
ST12:0:[*]	74,65	59,60	72,65	57,65	85,90	70,20
N[*]:[*]	105,90	89,40	131,50	112,55	138,75	118,70
N[*]:0	111,10	89,00	136,70	112,15	143,95	118,30
ST[*]:[*].[*]	110,25	93,25	135,85	116,40	143,10	122,55
ST[*]:[*].0	115,45	92,85	141,05	116,00	148,30	122,15
ST[*]:0.[*]	115,45	92,85	141,05	116,00	148,30	122,15
ST[*]:0.0	120,65	92,45	146,25	115,60	153,50	121,75
#N7:[*]	73,05	59,35	64,65	57,30	86,80	69,80
#ST12:[*],[*]	77,40	63,20	69,00	61,15	91,15	73,65
#ST12:[*].0	82,60	62,80	74,20	60,75	96,35	73,25
#ST12:0.[*]	82,60	62,80	74,20	60,75	96,35	73,25
#N[*]:[*]	110,95	92,95	133,40	114,40	146,65	121,35
#N[*]:0	116,15	92,55	138,60	114,00	151,85	120,95
#ST[*]:[*].[*]	115,30	96,80	137,75	118,25	151,00	125,20
#ST[*]:[*].0	120,50	96,40	142,95	117,85	156,20	124,80
#ST[*]:0.[*]	120,50	96,40	142,95	117,85	156,20	124,80
#ST[*]:0.0	125,70	96,00	148,15	117,45	161,40	124,40

<sup>①</sup> [\*] indique qu'une référence indirecte est remplacée.

## Temps d'exécution des adressages indirects au niveau du bit

Les adresses indirectes de bits reposent sur la forme de l'adresse indirecte et sur le type d'instruction sur bit. Utilisez les deux tableaux suivants pour calculer le temps d'exécution d'une instruction sur bit.

Forme de l'adresse	Temps supplémentaire (µs)	
	SLC 5/03	SLC 5/04 SLC 5/05
B3/[*]	96,70	77,80
B3:1/[*]	96,70	77,80
B3:[*]/[*]	91,50	72,80
ST12:[*].[*]/[*]	100,65	76,65
ST12:[*].[*]/0	100,85	76,25
ST12:[*].0/[*]	100,85	76,25
ST12:[*].0/0	105,85	75,85
ST12:0:[*]/0	105,85	75,85
ST12:0.0/[*]	105,85	75,85
B[*]/[*]	171,50	141,40
B[*]:1/[*]	171,50	141,40
B[*]:[*]/[*]	166,30	141,80
ST[*]:[*].[*]/[*]	170,65	145,65
ST[*]:[*].[*]/0	175,85	145,25
ST[*]:[*].0/[*]	175,85	145,25
ST[*]:[*].0/0	181,05	144,85
ST[*]:0:[*]/[*]	175,85	145,25
ST[*]:0:[*]/0	181,05	144,85
ST[*]:0.0/[*]	181,05	144,85
ST[*]:0.0/0	186,25	144,45

### Exemple de temps d'exécution – Adresse indirecte au niveau du mot et au niveau du bit

SLC 5/03	<table border="1"> <tr><td>ADD</td><td></td></tr> <tr><td>ADD</td><td></td></tr> <tr><td>Source A</td><td>N7:[*]</td></tr> <tr><td>Source B</td><td>T4:[*].ACC</td></tr> <tr><td>Dest</td><td>N[*]:[*]</td></tr> </table>	ADD		ADD		Source A	N7:[*]	Source B	T4:[*].ACC	Dest	N[*]:[*]	<table> <tr><td>ADD</td><td>1,70</td></tr> <tr><td>Source A</td><td>65,10</td></tr> <tr><td>Source B</td><td>74,65</td></tr> <tr><td>Destination</td><td>131,50</td></tr> <tr><td></td><td><hr/></td></tr> <tr><td></td><td>272,95 µs</td></tr> </table>	ADD	1,70	Source A	65,10	Source B	74,65	Destination	131,50		<hr/>		272,95 µs						
ADD																														
ADD																														
Source A	N7:[*]																													
Source B	T4:[*].ACC																													
Dest	N[*]:[*]																													
ADD	1,70																													
Source A	65,10																													
Source B	74,65																													
Destination	131,50																													
	<hr/>																													
	272,95 µs																													
SLC 5/04 SLC 5/05	<table border="1"> <tr><td>BSL</td><td></td><td>(EN)</td></tr> <tr><td>BIT SHIFT LEFT</td><td></td><td>(DN)</td></tr> <tr><td>File</td><td>#B[*]:1</td><td></td></tr> <tr><td>Control</td><td>R6:2</td><td></td></tr> <tr><td>Bit Address</td><td>B3/[*]</td><td></td></tr> <tr><td>Length</td><td>32</td><td></td></tr> </table>	BSL		(EN)	BIT SHIFT LEFT		(DN)	File	#B[*]:1		Control	R6:2		Bit Address	B3/[*]		Length	32		<table> <tr><td>BSL</td><td>31,5 + (2)2,31=36,12</td></tr> <tr><td>Fichier</td><td>120,95</td></tr> <tr><td>Adresse de bit</td><td>77,80</td></tr> <tr><td></td><td><hr/></td></tr> <tr><td></td><td>234,87 µs</td></tr> </table>	BSL	31,5 + (2)2,31=36,12	Fichier	120,95	Adresse de bit	77,80		<hr/>		234,87 µs
BSL		(EN)																												
BIT SHIFT LEFT		(DN)																												
File	#B[*]:1																													
Control	R6:2																													
Bit Address	B3/[*]																													
Length	32																													
BSL	31,5 + (2)2,31=36,12																													
Fichier	120,95																													
Adresse de bit	77,80																													
	<hr/>																													
	234,87 µs																													



## Temps d'exécution de l'instruction

Instruction	Temps d'exécution (µs)	
	SLC 5/03	SLC 5/04 SLC 5/05
XIC	10,20	8,72
XIO	14,65	12,76
OTU	6,30	5,45
OTL	9,35	5,40
OPE	6,25	5,50
OSR	10,50	8,10

### Exemple de temps d'exécution – Instruction sur bit utilisant une adresse indirecte

Pour calculer le temps d'exécution d'une instruction XIC à B3/[N7:0] avec un processeur SLC 5/03, ajoutez les éléments suivants :

Temps d'exécution pour adresse indirecte au niveau du bit + Temps d'exécution de l'instruction = 10,20 + 96,70 = 106,90

## Spécifications

Le tableau suivant présente les spécifications détaillées des processeurs de la famille SLC 500 :

Spécification	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04	SLC 5/05
	1747-L511 1747-L514	1747-L524	1747-L531 1747-L532	1747-L541 1747-L542 1747-L543	1747-L551 1747-L552 1747-L553
Capacité mémoire (mots)	1 K (1747-L511) 4 K (1747-L514)	4 K	8 K (1747-L531) 16 K (1747-L532)	16 K (1747-L541) 32 K (1747-L542) 64 K (1747-L543)	16 K (1747-L551) 32 K (1747-L552) 64 K (1747-L553)
Nombre d'E/S maxi.	3940 TOR	4096 TOR	4096 TOR	4096 TOR	4096 TOR
Nombre maxi de châssis/empl. locaux	3/30	3/30	3/30	3/30	3/30
Programmation	<ul style="list-style-type: none"> <li>•RSLogix 500 (V1.00 ou ultérieure), SLC-500 série A.I.</li> <li>•Logiciel de programmation APS</li> <li>•HHT</li> </ul>		1747-L531 : <ul style="list-style-type: none"> <li>•RSLogix 500 (V1.26.03 ou ultérieure)</li> <li>•SLC 500 série A.I. (V8.15 ou ultérieure)</li> </ul> 1747-L532 : <ul style="list-style-type: none"> <li>•RSLogix 500 (V1.24.04 ou ultérieure)</li> <li>•SLC 500 série A.I. (V8.10 ou ultérieure)</li> <li>•APS (V6.0 ou ultérieure)</li> </ul>	<ul style="list-style-type: none"> <li>•RSLogix 500 (V1.24.04 ou ultérieure)</li> <li>•SLC 500 série A.I. (V8.10 ou ultérieure)</li> <li>•APS (V6.0 ou ultérieure)</li> </ul>	<ul style="list-style-type: none"> <li>•RSLogix 500 (V1.10 ou ultérieure)</li> </ul>
Instructions de program.	52	71	99	99	99
Temps de scrutation type <sup>①</sup>	8 ms/K	4,8 ms/K	1 ms/K	0,9 ms/K	0,9 ms/K
Exécution de bit (XIC)	4 µs	2,4 µs	0,44 µs	0,37 µs	0,37 µs

<sup>①</sup> Les temps de scrutation sont généralement calculés pour un programme de logique à relais de 1 K composé d'une logique à relais simple et du traitement des communications. Les temps de scrutation réels dépendent de la taille de votre programme, des instructions utilisées et du protocole de communication.

Le tableau suivant résume les options de communication pour les processeurs de la famille SLC 500.

Protocole de communications	Processeur				
	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04	SLC 5/05
DH485 d'égal à égal	réception uniquement	réception et initiation	réception et initiation		
DH485 via le port RS232			réception et initiation <sup>①</sup>	réception et initiation <sup>①</sup>	réception et initiation <sup>①</sup>
DF1 via le port RS232 (full-duplex ou half-duplex maître ou esclave)	réception uniquement <sup>②</sup>	réception uniquement <sup>②</sup>	réception et initiation	réception et initiation	réception et initiation
ASCII via le port RS232			réception et initiation	réception et initiation	réception et initiation
Data Highway Plus (DH+)	réception uniquement <sup>③</sup>	réception uniquement <sup>③</sup>	réception et initiation <sup>④</sup>	réception et initiation	réception et initiation <sup>④</sup>
Ethernet					réception et initiation

<sup>①</sup> Si vous utilisez un module 1747-AIC pour l'isolation, connectez-vous au réseau DH-485 à l'aide d'un 1747-PIC ; si vous utilisez un module 1761-NET-AIC pour l'isolation, connectez-vous directement au réseau DH-485 à l'aide d'un câble série 1747-CP3 (ou câble adaptateur RS-232 équivalent).

<sup>②</sup> Un module 1747-KE ou 1770-KF3 est nécessaire pour passer de DF1 (full-duplex ou half-duplex esclave uniquement) à DH485.

<sup>③</sup> Un module 1785-KA5 est nécessaire pour passer de DH+ à DH485.

<sup>④</sup> Vous pouvez utiliser un module 1785-KA5 pour passer de DH+ à DH485 ou la fonction passthrough voie à voie du SLC 5/04 pour passer de DH+ à DH485 ou de DH+ à DF1 Full-Duplex ("Passthrough" de DH+ à DF1 Full-Duplex disponible à partir du OS401). Vous pouvez également utiliser le module 1785-KE comme passerelle entre DH+ et DF1 Full-Duplex ou le réseau DH+ et un réseau DF1 Half-Duplex Maître/Esclave.

**Remarque :** Les modules 1785-KA5 et 1785-KE nécessitent une alimentation et un châssis de la série 1771.

Le tableau suivant présente les spécifications générales des processeurs de la famille SLC 500 :

Description		Spécification
Consommation électrique	SLC 5/01 et SLC 5/02	350 mA à 5 V c.c. 105 mA à 24 V c.c.
	SLC 5/03	500 mA à 5 V c.c. 175 mA à 24 V c.c.
	SLC 5/04 et SLC 5/05	1,0 A à 5 V c.c. 200 mA à 24 V c.c.
Temps de maintien de scrutation de programme après coupure d'alimentation		de 20 ms à 3 s (selon l'intensité de l'alimentation)
Précision de l'horloge/calendrier (applicable uniquement aux processeurs SLC 5/03, SLC 5/04 et SLC 5/05)		±54 s/mois à +25 °C (+77 °F) ±81 s/mois à +60 °C (+140 °F)
Immunité au bruit		Norme NEMA ICS 2-230
Résistance aux vibrations	Déplacement	0,015 in, crête à crête à 5-57 Hz
	Accélération	2,5 G à 57-2000 Hz
Tenue aux chocs (en service)		30 G
Plage des températures	Température de fonctionnement	De 0 à +60 °C (de +32 °F à +140 °F)
	Température de stockage	De -40 °C à +85 °C (de -40 °F à 185 °F)
Humidité ambiante		de 5 à 95 % sans condensation
Homologation		Certifié UL Approuvé CSA Classe 1, Groupes A, B, C ou D, Division 2 Conforme CE pour toutes les directives en vigueur

Le tableau suivant présente les options de sauvegarde mémoire disponibles pour les processeurs SLC 500. Les modules mémoire EEPROM et UVPROM fournissent une sauvegarde de mémoire non volatile. Les EPROM Flash associent la souplesse des EEPROM à la sécurité des UVPROM.

	SLC 5/01	SLC 5/02	SLC 5/03	SLC 5/04	SLC 5/05
Spécification	1747-L511 1747-L514	1747-L524	1747-L531 1747-L532	1747-L541 1747-L542 1747-L543	1747-L551 1747-L552 1747-L553
EEPROM	1747-M1 1747-M2	1747-M2			
UVPROM	1747-M3 1747-M4	1747-M4			
Flash			1747-M11 1747-M12 (OS302 ou ultérieur)	1747-M11 1747-M12 (OS401 ou ultérieur)	1747-M11 1747-M12

## Assistance technique Allen-Bradley

Dans l'environnement concurrentiel d'aujourd'hui, lorsque vous achetez un produit, vous attendez qu'il réponde à vos besoins. Vous comptez également que son fabricant, par la qualité de son service après-vente et de ses prestations, conforte le bien fondé de votre choix.

Responsable de la conception, de l'étude et de la fabrication de votre équipement de commande d'automatismes industriels, Allen-Bradley tient à ce que vous soyez satisfait de ces produits et services.

Allen-Bradley offre ses services d'assistance dans le monde entier avec, aux Etats-Unis, plus de 75 bureaux de vente/assistance, 512 distributeurs et 260 intégrateurs système agréés, et des agences commerciales dans les principaux pays industrialisés.

Adressez-vous à votre représentant Allen-Bradley pour :

- Le support technico-commercial
- La formation technique aux produits
- L'assistance sur garantie
- Les contrats de service technique

PLC, PLC-2, PLC-3 et PLC-5 sont des marques déposées de Rockwell Automation.  
SLC, SLC 500, SLC 5/01, SLC 5/02, SLC 5/03, SLC 5/04, SLC 5/05, Data Highway Plus et PanelView sont des marques commerciales de Rockwell Automation.  
Série A.I. et RSLogix 500 sont des marques commerciales de Rockwell Software Inc.



Rockwell Automation contribue à l'amélioration du retour sur investissements chez ses clients par le regroupement de marques leaders en automatismes industriels, créant ainsi une des plus larges gammes de produits faciles à intégrer. Leur support technique est assuré par des ressources locales démultipliées à travers le monde, par un réseau international de partenaires offrant des solutions globales, sans oublier les compétences en technologies avancées de Rockwell.



### Présent dans le monde entier.

Allemagne • Arabie Saoudite • Argentine • Australie • Autriche • Bahreïn • Belgique • Bolivie • Brésil • Bulgarie • Canada • Chili • Chypre • Colombie • Corée du Sud • Costa Rica  
Croatie • Danemark • Egypte • Emirats Arabes Unis • Equateur • Espagne • Etats-Unis • Finlande • France • Ghana • Grèce • Guatemala • Honduras • Hong Kong • Hongrie  
Ile Maurice • Inde • Indonésie • Irlande • Islande • Israël • Italie • Jamaïque • Japon • Jordanie • Kenya • Koweït • Liban • Macao • Malaisie • Malte • Maroc • Mexique • Nigeria  
Norvège • Nouvelle-Zélande • Oman • Pakistan • Panama • Pays-Bas • Pérou • Philippines • Pologne • Porto Rico • Portugal • Qata • République d'Afrique du Sud • République  
Dominicaine • République Populaire de Chine • République Tchèque • Roumanie • Royaume-Uni • Russie • Salvador • Singapour • Slovaquie • Slovénie • Suède • Suisse  
Taiwan • Thaïlande • Trinidad • Tunisie • Turquie • Uruguay • Venezuela • Viêt-Nam • Zimbabwe

Siège mondial de Rockwell Automation, 1201 South Second Street, Milwaukee, WI 53204 USA, Tél. : (1) 414 382-2000, Fax : (1) 414 382-4444  
Siège européen de Rockwell Automation, Avenue Hermann Debroux, 46, 1160 Bruxelles, Belgique, Tél. : (32) 2 663 06 00, Fax : (32) 2 663 06 40  
Belgique : N.V. Rockwell Automation S.A., De Kleetlaan 2b, 1831 Diegem, Belgique, Tél. : 32 (0) 2 716 84 11, Fax 32 (0) 2 725 07 24  
Canada : Rockwell Automation, 135 Dundas Street, Cambridge, Ontario, N1R 5X1, Tél. : (1) 519-623-1810, Fax : (1) 519-623-8930  
France : Rockwell Automation, 36 avenue de l'Europe, 78941 Vélizy Cedex, Tél. : 33 (01) 30 67 72 00, Fax : 33 (01) 34 65 32 33  
Suisse : Rockwell Automation AG, Gewerbepark, Hintermättlistraße 3, CH-5506 Mägenwil, Tél. : (41) 62 889 77 77, Fax : (41) 62 889 77 66